低功耗、12.65 mW、2.3 V 至 5.5 V、可编程波形发生器

数据手册 **AD9833**

特点

数字可编程频率和相位

3 V 时功耗为 12.65 mW

0 MHz 至 12.5 MHz 输出频率范围

28 位分辨率：25 MHz 参考时钟下为 0.1 Hz正弦波、三角波和方波输出

2.3 V 至 5.5 V 供电电压

无 需 外部元件3线SPI接口

扩展温度范围：−40°C 至 +105°C关断选项

10 引脚 MSOP 封装

通过 AEC-Q100 认证，适用于汽车应用

应用领域

频率激励/波形生成 液体和气体流量测量 传感应用：接近、运动、

及缺陷检测 线路损耗/衰减

测试与医疗设备 扫频/时钟发生器

时域反射法（TDR）应用

概述

AD9833 是一款低功耗、可编程波形发生器，能够产生正弦波、三角波和方波输出。各种类型的传感、执行和时域反射法 (TDR) 应用都需要波形生成功能。输出频率和相位可通过软件编程设置，便于轻松调谐。 无需外部元件。频率寄存器宽 28 位：在 25 MHz 时钟频率下，可实现 0.1 Hz 的分辨率；在 1 MHz 时钟频率下，AD9833 可调至

0.004 Hz的分辨率。

AD9833 通过 3 线串行接口进行写入操作。该串行接口最高支持 40 MHz 时钟频率，并兼容 DSP 和微控制器标准。该器件的工作电源电压范围为 2.3 V 至 5.5 V。

AD9833 具有关断功能（SLEEP）。该功能可将设备中未使用的部分关断，从而最大限度地降低器件的功耗。例如，在生成时钟输出时，可将 DAC 关断。

AD9833 提供 10 引脚 MSOP 封装。

功能框图



图1。

修订版 G 文档反馈

安林格公司提供的信息被认为是准确且可靠的。然而，安林格公司对其使用不承担任何责任，也不对因使用该信息而可能导致的任何侵犯第三方专利或其他权利的行为承担责任。规格如有变更，恕不另行通知。安林格公司未以任何方式（包括但不限于默示方式）授予任何专利或许可。商标和注册商标均为其各自所有者的财产。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. 电话：781.329.4700 ©2003–2019 Analog Devices, Inc. 保留所有权利。 技术支持 www.analog.com

目录

功能 1
应用 1
概述 1
功能框图 1
修订历史 2
规格 3
时序特性 4
绝对最大额定值 5
静电放电注意事项 5
引脚配置与功能说明 6
典型性能特性 7
术语 10
工作原理 11
电路描述 12
数控振荡器加相位调制器 12
正弦波ROM 12
数模转换器 (DAC) 12
稳压器 12
功能描述 13
串行接口 13
AD9833的上电 13
延迟周期 13
控制寄存器 13
频率和相位寄存器 15
重置功能 16
睡眠功能 16
VOUT 引脚 16
应用信息 17
接地与布局 17
与微处理器的接口 20
AD9833 与 68HC11/68L11 接口 20
AD9833 与 80C51/80L51 接口 20
AD9833 至 DSP56002 接口 20
外形尺寸 21
订购指南 21
汽车产品 21

修订历史

2019年4月——修订版F更新至修订版G

功能部分的变更 1
表1的修改 3
排序指南的修改 21

2018年4月——修订版E至修订版F

格式更新 ....通用
AD9833至68HC11/68L11接口部分的变更 20
删除了“评估板”章节以及图32至图37；按顺序重新编号 21
订购指南的变更 21

2012年9月——修订版D更新为修订版E

将输入电流 $I_{INH/INL}$ 从 10 mA 改为 10 μA 3

2011年4月—从Rev. C修订至Rev. D

修改图 13 8
对表 9 的修改 15
已删除 AD9833 至 ADSP-2101/ADSP-2103 接口
章节 20
评估板章节的更改 21
新增“系统演示平台”章节、“AD9833
至 SPORT 接口章节，以及评估套件章节 21
晶体振荡器与外部时钟章节的变更
以及电源部分 21
新增图32和图33；图序按顺序重新编号 21

删除了“原型制作区域”章节及图33 22
新增评估板原理图章节、图34、
以及图35 22
删除了表16 23
新增评估板布局章节、图36、
图37和图38 23
订购指南的变更 24

2010年9月——修订版 B 至修订版 C

数据表标题中将 20 mW 改为 12.65 mW
及特性列表中 1
图 6 图注和图 7 的更改 7

2010 年 6 月——修订版 A 至修订版 B

“功能”版块的更新 1
串行接口部分的更改 13
VOUT 引脚部分的变更 16
接地与布局部分的变更 17
更新外形尺寸 24
订购指南的变更 24
新增汽车产品章节 24

2003年6月——修订版0至修订版A

更新订购指南 4

规格

VDD = 2.3 V 至 5.5 V，AGND = DGND = 0 V，$T_A = T_{MIN}$ 至 T_{MAX}，R_{SET} = 6.8 kΩ（用于 VOUT），除非另有说明。

表 1.

参数[1]	最小	典型	最大	单位	测试条件/备注
SIGNAL DAC 规格					
分辨率		10		位	
更新速率			25	MSPS	
VOUT 最大值		0.65		V	
VOUT 最小值		38		mV	
VOUT 温度系数		200		ppm/°C	
直流精度					
积分非线性		±1.0		LSB	
差分非线性		±0.5		LSB	
DDS 规格（SFDR）					
动态规格					
信噪比 (SNR)	55	60		dB	AD9833BRMZ，f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/4096
	54	60		dB	AD9833WBRMZ-REEL，f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/4096
总谐波失真 (THD)		−66	−56	dBc	AD9833BRMZ，f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/4096
		−66	−55	dBc	AD9833WBRMZ-REEL，f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/4096
无杂散动态范围 (SFDR)					
宽带（0 至奈奎斯特）		−60		dBc	f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/50
窄带（±200 kHz）		−78		dBc	f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/50
时钟直通		−60		dBc	
唤醒时间		1		ms	
逻辑输入					
输入高电压，V_{INH}	1.7			V	2.3 V 至 2.7 V 电源
	2.0			V	2.7 V 至 3.6 V 电源
	2.8			V	4.5 V 至 5.5 V 电源
输入低电压，V_{INL}			0.5	V	2.3 V 至 2.7 V 电源
			0.7	V	2.7 V 至 3.6 V 电源
			0.8	V	4.5 V 至 5.5 V 电源
输入电流，I_{INH}/I_{INL}			10	µA	
输入电容，C_{IN}		3		pF	
电源					f_{MCLK} = 25 MHz，f_{OUT} = fMCLK/4096
VDD	2.3		5.5	V	
I_{DD}		4.5	5.5	mA	取决于I_{DD}代码；参见图7
低功耗睡眠模式		0.5		mA	DAC 断电，MCLK 运行

[1] 工作温度范围为 −40°C 至 +105°C；典型规格是在 +25°C 时测得的。



图2. 用于测试规格的测试电路

时序特性

除非另有说明，否则 VDD = 2.3 V 至 5.5 V，AGND = DGND = 0 V。[1]

表 2.

参数	在 T_{MIN} 至 T_{MAX} 时的限值	单位	描述
t1	40	纳秒 分钟	MCLK周期
t2	16	纳秒 最小	MCLK高电平持续时间
t3	16	ns min	MCLK低电平持续时间
t4	25	纳秒 最小	SCLK周期
t5	10	纳秒 最小	SCLK高电平持续时间
t6	10	纳秒 最小	SCLK低电平持续时间
t7	5	ns min	FSYNC 至 SCLK 下降沿建立时间
t8 最小	10	ns min	FSYNC 至 SCLK 保持时间
t8 最大值	t4 − 5	ns 最大	
t9	5	ns min	数据设置时间
t10	3	纳秒 分钟	数据保持时间
t11	5	纳秒 最小	SCLK 高电平至 FSYNC 下降沿的建立时间

[1] 设计保证，未经生产测试。

时序图



图3. 主时钟



图4. 串行时序

绝对最大额定值

除非另有说明，T_A = 25°C。

表 3.

参数	评分
VDD 至 AGND	−0.3 V 至 +6 V
VDD 至 DGND	−0.3 V 至 +6 V
AGND 至 DGND	−0.3 V 至 +0.3 V
CAP/2.5V	2.75 V
数字 I/O 电压至 DGND	−0.3 V 至 VDD + 0.3 V
模拟 I/O 电压至 AGND	−0.3 V 至 VDD + 0.3 V
工作温度范围	
工业级（B 版）	−40°C 至 +105°C
存储温度范围	−65°C 至 +150°C
最高结温	150°C
MSOP封装	
θ_{JA} 热阻	206°C/W
θ_{JC} 热阻	44°C/W
引脚温度，焊接（10 秒）	300°C
红外回流，峰值温度	220°C

超过“绝对最大额定值”中列出的应力值可能会对产品造成永久性损坏。此处仅为应力额定值；并不意味着产品在这些条件下或本规范“工作条件”部分所列条件之外的任何其他条件下仍能正常工作。长期超出最大工作条件进行操作可能会影响产品的可靠性。

静电放电（ESD）注意事项

ESD (electrostatic discharge) sensitive device. Charged devices and circuit boards can discharge without detection. Although this product features patented or proprietary protection circuitry, damage may occur on devices subjected to high energy ESD. Therefore, proper ESD precautions should be taken to avoid performance degradation or loss of functionality.

引脚配置与功能说明



图5. 引脚配置

表 4. 引脚功能说明

引脚编号	助记符	描述
1	COMP	DAC 偏置引脚。该引脚用于对 DAC 偏置电压进行去耦。
2	VDD	模拟和数字接口部分的正电源。板载 2.5 V 稳压器也由 VDD 供电。VDD 的电压范围为 2.3 V 至 5.5 V。应在 VDD 与 AGND 之间连接一个 0.1 µF 和一个 10 µF 的去耦电容。
3	CAP/2.5V	该数字电路由 2.5 V 电源供电。 当 VDD 超过 2.7 V 时，该 2.5 V 电压由板载稳压器从 VDD 生成。该稳压器通常需要一个 100 nF 的去耦电容，该电容应连接在 CAP/2.5V 与 DGND 之间。如果 VDD 小于或等于 2.7 V，则 CAP/2.5V 应直接连接到 VDD。
4	DGND	数字地。
5	MCLK	数字时钟输入。DDS 输出频率以 MCLK 频率的二进制分数形式表示。该时钟决定了输出频率的精度和相位噪声。
6	SDATA	串行数据输入。16 位串行数据字被施加到此输入端。
7	SCLK	串行时钟输入。数据在 SCLK 的每个下降沿被时钟信号送入 AD9833。
8	FSYNC	低电平有效控制输入。FSYNC是输入数据的帧同步信号。当FSYNC变为低电平时，内部逻辑会收到通知，表明一个新的字正在被加载到器件中。
9	AGND	模拟地。
10	VOUT	电压输出。AD9833的模拟和数字输出均通过此引脚提供。由于器件内部已集成200 Ω电阻，因此无需外部负载电阻。

典型性能特性



图6. 当 I_{OUT} = MCLK/10 时，典型电流消耗 (I_{DD}) 与 MCLK 频率的关系



图9. 宽带SFDR 与 MCLK 频率的关系



图7. f_{MCLK} = 25 MHz 时的典型 I_{DD} 与 I_{OUT} 关系曲线



图10. 不同MCLK 频率下宽带SFDR 与 I_{OUT}/f_{MCLK} 的关系



图8. 窄带SFDR 与 MCLK 频率的关系



图11. 信噪比与 MCLK 频率的关系



图12. 唤醒时间与温度的关系



图13. V_{REF} 与温度的关系



图14. 功耗与频率的关系，f_{MCLK} = 10 MHz，f_{OUT} = 1.4 MHz，频率字 = 0x1999999



图15. 功耗与频率的关系，f_{MCLK} = 10 MHz，f_{OUT} = 1.43 MHz = fMCLK/7，频率字 = 0x2492492



图16. 功耗与频率关系，f_{MCLK} = 10 MHz，f_{OUT} = 3.33 MHz = fMCLK/3，频率字 = 0x5555555



图17. 功耗与频率的关系，f_{MCLK} = 25 MHz，f_{OUT} = 6 MHz，频率字 = 0x1999999



图18. 功耗与频率关系，fMCLK = 25 MHz，fOUT = 60 kHz，频率字 = 0x009D495



图19. 功耗与频率关系，fMCLK = 25 MHz，fOUT = 600 kHz，频率字 = 0x0624DD3



图20. 功耗与频率关系，fMCLK = 25 MHz，fOUT = 2.4 MHz，频率字 = 0x189374D



图21. 功耗与频率的关系，fMCLK = 25 MHz，fOUT = 3.857 MHz = fMCLK/7，频率字 = 0x2492492



图22. 功耗与频率关系，fMCLK = 25 MHz，fOUT = 8.333 MHz = fMCLK/3，频率字 = 0x5555555

术语

积分非线性 (INL)

INL 是任何代码与一条通过传递函数端点的直线之间的最大偏差。 传递函数的端点包括零量程（即起始代码转换点 000 … 00 下方 0.5 LSB 处）和满量程（即末尾代码转换点 111 … 10 上方 0.5 LSB 处）。误差以 LSB 为单位表示。

差分非线性 (DNL)

DNL 是 DAC 中两个相邻代码之间实际测量值与理想 1 LSB 变化值之间的差值。规定的最大 DNL 为 ±1 LSB，可确保单调性。

输出合规性

输出合规性指DAC输出端为满足规格要求所能产生的最大电压。当产生的电压超过输出合规性规定的值时，AD9833可能无法满足数据手册中列出的规格要求。

无杂散动态范围 (SFDR)

在DDS器件的输出端，除了目标频率外，还存在基频的谐波及其镜像频率。SFDR指目标频带内存在的最大杂散信号或谐波。 宽带 SFDR 表示在 0 至奈奎斯特带宽内，最大杂散信号或谐波的幅度相对于基频幅度的比值。窄带 SFDR 表示在基频±200 kHz 带宽内，最大杂散信号或谐波的衰减量。

总谐波失真 (THD)

THD 是谐波均方根和与基波均方根值之比。对于 AD9833，THD 定义为

$$THD = 20 \log \sqrt{\frac{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}{V_1}}$$

其中：

V_1 是基波的有效值。

V_2、V_3、V_4、V_5 和 V_6 分别是第二至第六次谐波的均方根振幅。

信噪比 (SNR)

信噪比 (SNR) 是被测输出信号的有效值与奈奎斯特频率以下所有其他频谱分量的有效值之和的比值。信噪比的数值以分贝为单位表示。

时钟串扰

MCLK 输入端存在向模拟输出端的时钟串扰。时钟串扰指的是 MCLK 信号的幅度相对于 AD9833 输出频谱中的基频的程度。

工作原理

通常，正弦波被视为其幅值形式：a(t) = sin(ωt)。然而，这些正弦波是非线性的，除非通过分段构造，否则难以生成。另一方面，相位信息本质上是线性的。也就是说，相位角每单位时间旋转一个固定角度。角速度取决于信号的频率，遵循传统的速率关系 $\omega = 2\pi f$。



图23. 正弦波

已知正弦波的相位呈线性关系，且给定一个参考时间间隔（时钟周期），即可确定该周期内的相位旋转量。

$\Delta Phase = \omega \Delta t$ 解得 ω，

$\omega = \Delta Phase/\Delta t = 2\pi f$

解得 f，并将参考时钟频率代入参考周期（$_{1/fMCLK} = \Delta t$）

$f = \Delta Phase \times fMCLK/2\pi$

AD9833 正是基于这个简单的方程构建输出信号的。一款简单的 DDS 芯片可以通过三个主要子电路来实现该方程：数字控制振荡器（NCO）和相位调制器、SIN ROM 以及数模转换器（DAC）。

每个子电路的描述详见“电路描述”部分。

电路描述

AD9833 是一款全集成直接数字合成 (DDS) 芯片。该芯片仅需一个基准时钟、一个低精度电阻和去耦电容，即可提供最高达 12.5 MHz 的数字生成正弦波。 除了生成此射频信号外，该芯片还完全能够实现各种简单和复杂的调制方案。这些调制方案完全在数字域中实现，允许使用 DSP 技术准确、简单地实现复杂的调制算法。

AD9833 的内部电路由以下主要部分组成：数字控制振荡器（NCO）、频率和相位调制器、SIN ROM、数模转换器（DAC）以及稳压器。

数字控制振荡器与相位调制器

它由两个频率选择寄存器、一个相位累加器、两个相位偏移寄存器和一个相位偏移加法器组成。NCO 的主要组件是一个 28 位相位累加器。连续时间信号的相位范围为 0 到 2π。超出这个数值范围后，正弦波函数会以周期性方式重复。数字实现也是如此。 累加器只是将相位数值范围缩放为一个多位数字字。AD9833中的相位累加器采用28位实现。因此，在AD9833中，$2\pi = 2^{28}$。同样地，ΔPhase项也被缩放至该数值范围：

$$0 < \Delta Phase < 2^{28} - 1$$

代入上述数值后，前面的方程变为$f = \Delta Phase \times fMCLK/2^{28}$

其中 $0 < \Delta Phase < 2^{28} - 1$。

相位累加器的输入可从 FREQ0 寄存器或 FREQ1 寄存器中选择，并由 FSELECT 位控制。NCO 本质上生成连续相位信号，因此可在频率切换时避免任何输出不连续现象。

在 NCO 之后，可添加相位偏移量，利用 12 位相位寄存器进行相位调制。其中一个相位寄存器的内容将加到 NCO 的最高有效位上。AD9833 具有两个相位寄存器；其分辨率为 2π/4096。

SIN ROM

为了使 NCO 的输出具有实用价值，必须将其从相位信息转换为正弦值。由于相位信息可直接映射为振幅，SIN ROM 将数字相位信息用作查找表的地址，从而将相位信息转换为振幅。尽管 NCO 包含一个 28 位的相位累加器，但 NCO 的输出会被截断为 12 位。 使用相位累加器的全分辨率既不切实际也不必要，因为这将需要一个包含 2^{28}个条目的查找表。只需具备足够的相位分辨率，使得截断引起的误差小于 10 位 DAC 的分辨率即可。这要求 SIN ROM 的相位分辨率比 10 位 DAC 多出 2 位。

SIN ROM 通过控制寄存器中的模式位 (D1) 启用（参见表 15）。

数模转换器 (DAC)

AD9833 包含一个高阻抗、电流源式 10 位 DAC。该 DAC 从 SIN ROM 接收数字字，并将其转换为相应的模拟电压。

DAC 配置为单端工作模式。由于器件内部集成了 200 Ω 电阻，因此无需外部负载电阻。DAC 产生的输出电压典型值为 0.6 V 峰峰值。

稳压器

VDD 为 AD9833 的模拟部分和数字部分提供所需的电源。该电源电压范围为 2.3 V 至 5.5 V。

AD9833 的内部数字部分工作电压为 2.5 V。板载稳压器将施加在 VDD 引脚上的电压降压至 2.5 V。当施加在 AD9833 的 VDD 引脚上的电压小于或等于 2.7 V 时，应将 CAP/2.5V 和 VDD 引脚连接在一起，从而绕过板载稳压器。

功能描述

串行接口

AD9833 具有标准的三线串行接口，兼容 SPI、QSPI™、MICROWIRE® 和 DSP 接口标准。

数据在串行时钟输入 SCLK 的控制下，作为 16 位字加载到器件中。该操作的时序图如图 4 所示。

FSYNC 输入是一个电平触发的输入，兼具帧同步和芯片使能功能。只有当 FSYNC 为低电平时，数据才能传输到器件中。要开始串行数据传输，应将 FSYNC 拉低，同时需遵守 FSYNC 至 SCLK 下降沿的最小建立时间 t_{70}。 FSYNC 变低后，串行数据将在 SCLK 的 16 个时钟脉冲的下降沿被移入器件的输入移位寄存器。在 SCLK 的第 16 个下降沿之后，FSYNC 可以拉高，此时需遵守 SCLK 下降沿到 FSYNC 上升沿的最小时间 t_{80}。 或者，FSYNC 可以保持低电平 16 个 SCLK 脉冲的倍数，然后在数据传输结束时拉高。这样，在 FSYNC 保持低电平时，可以加载连续的 16 位字；FSYNC 仅在最后一个加载字的第 16 个 SCLK 下降沿之后才拉高。

SCLK 可以是连续的，也可以在写入操作之间保持高电平或低电平。无论哪种情况，当 FSYNC 变为低电平时（t_{11}），SCLK 必须为高电平。

有关如何编程 AD9833 的示例，请参阅 Analog Devices, Inc. 网站上的 AN-1070 应用笔记。

AD9833 的上电过程

图 26 中的流程图展示了 AD9833 的工作流程。当 AD9833 上电时，应重置该器件。这将把相应的内部寄存器重置为 0，从而提供中量程的模拟输出。

为避免在 AD9833 初始化期间出现异常 DAC 输出，应将复位位设置为 1，直到器件准备好开始生成输出为止。 复位操作不会重置相位、频率或控制寄存器。这些寄存器将包含无效数据，因此用户应将其设置为已知值。随后应将复位位设为 0 以开始生成输出。在复位位设为 0 后的七到八个 MCLK 周期内，数据将出现在 DAC 输出端。

延迟周期

在 AD9833 中，每次异步写入操作都会伴随一个延迟期。如果向选定的频率或相位寄存器加载了一个新字，则模拟输出发生变化前会有七或八个 MCLK 周期的延迟。该延迟为七或八个周期，具体取决于数据加载到目标寄存器时 MCLK 上升沿的位置。

控制寄存器

AD9833 包含一个 16 位控制寄存器，用户可通过该寄存器配置 AD9833 的工作模式。除模式位以外的所有控制位均在 MCLK 的内部下降沿进行采样。

表 6 描述了控制寄存器的各个位。
AD9833 的不同功能及各种输出选项
在“频率和相位寄存器”一节中进行了更详细的描述。

为了通知 AD9833 控制寄存器的内容将被修改，必须将 D15 和 D14 设置为 0，如表 5 所示。

表 5. 控制寄存器位

D15	D14	D13 D0
0	0	控制位



DB15	DB14	DB13	DB12	DB11	DB10	DB9	DB8	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0
0	0	B28	HLB	FSELECT	PSELECT	0	重置	SLEEP1	SLEEP12	OPBITEN	0	DIV2	0	模式	0

图24. 控制位的功能

表 6. 控制寄存器中各位的说明

位	名称	功能
D13	B28	将一个完整的字加载到任一频率寄存器中需要两次写操作。当 B28 = 1 时，可以通过两次连续的写操作将一个完整的字加载到频率寄存器中。 第一次写入包含频率字的 14 个低位，第二次写入包含 14 个高位。每个 16 位字的前两位定义了该字被加载到的频率寄存器，因此这两次连续写入的操作应使用相同的地址。 请参见表 8 以获取相应的地址。对频率寄存器的写入操作在两个字均已加载完成后进行；因此，该寄存器不会保存任何中间值。表 9 给出了完整的 28 位写入示例。当 B28 = 0 时，28 位频率寄存器作为两个 14 位寄存器工作，其中一个包含 14 个高位，另一个包含 14 个低位。 这意味着频率字的14位高字节可以独立于14位低字节进行修改，反之亦然。要修改14位高字节或14位低字节，只需向相应的频率地址进行单次写入。控制位D12（HLB）用于告知AD9833待修改的位是14位高字节还是14位低字节。
D12	HLB	此控制位允许用户连续加载频率寄存器的最高有效位（MSB）或最低有效位（LSB），同时忽略其余 14 位。当不需要完整的 28 位分辨率时，此功能非常有用。HLB 需与 D13 (B28)。该控制位指示正在加载的 14 位数据是传输到被寻址频率寄存器的 14 个最高有效位（MSB）还是 14 个最低有效位（LSB）。若要分别修改频率字的最高有效位和最低有效位，必须将 D13 (B28) 设为 0。当 D13 (B28) = 1 时，该控制位将被忽略。 HLB = 1 允许向被寻址频率寄存器的 14 个 MSB 写入数据。HLB = 0 允许向被寻址频率寄存器的 14 个 LSB 写入数据。
D11	FSELECT	FSELECT 位定义了相位累加器中使用 FREQ0 寄存器还是 FREQ1 寄存器。
D10	PSELECT	PSELECT 位用于定义是将 PHASE0 寄存器的数据还是 PHASE1 寄存器的数据加到相位累加器的输出中。
D9	保留	该位应设置为 0。
D8	复位	复位 = 1 将内部寄存器重置为 0，这相当于中刻度的模拟输出。复位 = 0 禁用复位。表 13 中进一步解释了此功能。
D7	SLEEP1	当 SLEEP1 = 1 时，内部 MCLK 时钟被禁用，且 DAC 输出保持当前值，因为 NCO 不再进行累加。当 SLEEP1 = 0 时，MCLK 被启用。此功能在表 14 中有进一步说明。
D6	SLEEP12	SLEEP12 = 1 将片上 DAC 置于休眠状态。当 AD9833 用于输出 DAC 数据的 MSB 时，此功能非常有用。 SLEEP12 = 0 表示 DAC 处于活动状态。该功能在表 14 中有进一步说明。
D5	OPBITEN	该位与 D1（模式位）配合使用，用于控制 VOUT 引脚的输出内容。具体说明见表 15。当 OPBITEN = 1 时，DAC 的输出将不再通过 VOUT 引脚输出。取而代之的是，DAC 数据的最高有效位（MSB）或最高有效位的二分之一（MSB/2）将连接至 VOUT 引脚。这可作为粗略时钟源使用。 DIV2位控制输出的是MSB还是MSB/2。当OPBITEN = 0时，DAC连接至VOUT。模式位决定可用的输出是正弦波还是斜坡波。
D4	保留	该位必须设置为 0。
D3	DIV2	DIV2 需与 D5（OPBITEN）配合使用。具体说明见表 15。当 DIV2 = 1 时，DAC 数据的最高有效位（MSB）将直接传输至 VOUT 引脚；当 DIV2 = 0 时，DAC 数据的 MSB/2 将输出至 VOUT 引脚。
D2	保留	此位必须设置为 0。
D1	模式	该位需与 OPBITEN（D5）配合使用。该位的功能是控制当片上 DAC 连接至 VOUT 引脚时，VOUT 引脚的输出内容。若控制位 OPBITEN = 1，则该位应设置为 0。具体说明详见表 15。当 mode = 1 时，将绕过 SIN ROM，导致 DAC 输出三角波。当 mode = 0 时，将使用 SIN ROM 将相位信息转换为幅度信息，从而在输出端产生正弦波信号。
D0	保留	此位必须设置为 0。

频率和相位寄存器

AD9833 包含两个频率寄存器和两个相位寄存器，具体说明见表 7。

表 7. 频率和相位寄存器

寄存器	大小	描述
FREQ0	28 位	频率寄存器 0。当 FSELECT 位 = 0 时，该寄存器将输出频率定义为 MCLK 频率的分数。
FREQ1	28 位	频率寄存器 1。当 FSELECT 位 = 1 时，该寄存器将输出频率定义为 MCLK 频率的分数。
PHASE0	12 位	相位偏移寄存器 0。当 PSELECT 位 = 0 时，该寄存器的内容将加到相位累加器的输出上。
PHASE1	12 位	相位偏移寄存器 1。当 PSELECT 位 = 1 时，该寄存器的内容将加到相位累加器的输出上。

AD9833 的模拟输出为 $f_{MCLK}/2^{28} \times FREQREG$

其中 *FREQREG* 是加载到所选频率寄存器中的值。该信号的相位偏移量为 $2\pi/4096 \times PHASEREG$，其中 *PHASEREG* 是选定相位寄存器中的值。必须考虑选定输出频率与参考时钟频率之间的关系，以避免出现不希望的输出异常。

图 28 中的流程图展示了向 AD9833 的频率和相位寄存器写入数据的例程。

向频率寄存器写入数据

向频率寄存器写入数据时，D15位和D14位指定频率寄存器的地址。

表 8. 频率寄存器位

D15	D14	D13	D0
0	1	MSB 14 FREQ0 调节位	LSB
1	0	MSB 14 FREQ1 寄存器位	LSB

如果用户想要更改频率寄存器的全部内容，则必须对同一地址执行两次连续的写入操作，因为频率寄存器的位宽为 28 位。 第一次写入包含 14 个低位，第二次写入包含 14 个高位。对于此操作模式，应将 B28（D13）控制位设置为 1。表 9 给出了 28 位写入的一个示例。

表 9. 将 0xFFFC000 写入 FREQ0 寄存器

SDATA 输入	输入字的结果
0010 0000 0000 0000	控制字写入 (D15, D14 = 00)，B28 (D13) = 1，HLB (D12) = X
0100 0000 0000 0000	FREQ0 寄存器写入 (D15, D14 = 01)，14 个最低有效位 = 0x0000
0111 1111 1111 1111	FREQ0 寄存器写入 (D15, D14 = 01)，14 个最高位 = 0x3FFF

在某些应用中，用户无需修改频率寄存器的全部 28 位。粗调时，仅修改 14 位高有效位；而细调时，仅修改 14 位低有效位。 通过将控制位 B28（D13）设置为 0，28 位频率寄存器将作为两个 14 位寄存器运行，其中一个包含 14 个最高有效位（MSB），另一个包含 14 个最低有效位（LSB）。这意味着频率字的 14 个最高有效位可以独立于 14 个最低有效位进行修改，反之亦然。 控制寄存器中的 HLB（D12）位用于标识正在被修改的 14 位。具体示例如表 10 和表 11 所示。

表 10. 将 0x3FFF 写入 FREQ1 寄存器的 14 个低位

SDATA 输入	输入字的结果
0000 0000 0000 0000	写入控制字（D15, D14 = 00），B28 (D13) = 0；HLB (D12) = 0，即最低有效位
1011 1111 1111 1111	FREQ1寄存器写入（D15, D14 = 10），14位低位 = 0x3FFF

表 11. 将 0x00FF 写入 FREQ0 寄存器的 14 个最高位

SDATA 输入	输入字的结果
0001 0000 0000 0000	控制字写入（D15、D14 = 00），B28（D13）= 0，HLB（D12）= 1，即最高位
0100 0000 1111 1111	FREQ0 寄存器写入（D15、D14 = 01），14 个最高位 = 0x00FF

向相位寄存器写入数据

向相位寄存器写入数据时，D15位和D14位被设置为11。D13位用于标识正在加载的相位寄存器。

表 12. 相位寄存器位

D15	D14	D13	D12	D11	D0
1	1	0	X	MSB 12 PHASE0 位	LSB
1	1	1	X	MSB 12 PHASE1 位	LSB

复位功能

复位功能将相应的内部寄存器复位为 0，以提供中量程的模拟输出。 复位不会重置相位、频率或控制寄存器。当 AD9833 上电时，应重置该器件。要重置 AD9833，请将复位位设置为 1。要使器件退出复位状态，请将该位设置为 0。在复位位设置为 0 后，DAC 会输出八个 MCLK 周期。

表 13. 应用复位功能

复位位	结果
0	未执行复位
1	内部寄存器已复位

睡眠功能

AD9833中未使用的部分可关闭电源以最大限度地降低功耗。这通过睡眠功能实现。芯片中可关闭电源的部分包括内部时钟和DAC。表14概述了睡眠功能所需的位设置。

表 14. 启用睡眠功能

SLEEP1 位	SLEEP12 位	结果
0	0	不关机
0	1	DAC 已断电
1	0	内部时钟已禁用
1	1	DAC 已断电且内部时钟已禁用

DAC 已断电

当 AD9833 仅用于输出 DAC 数据的最高有效位 (MSB) 时，此功能非常有用。在这种情况下，DAC 并非必需，因此可以将其关闭以减少功耗。

禁用内部时钟

当 AD9833 的内部时钟被禁用时，DAC 输出将保持在当前值，因为 NCO 不再进行累加。 当 SLEEP1 控制位有效时，可向器件写入新的频率、相位和控制字。同步时钟仍处于活动状态，这意味着也可通过控制位更改所选的频率和相位寄存器。将 SLEEP1 位设置为 0 可启用 MCLK。在 SLEEP1 有效期间对寄存器所做的任何更改，将在经过一个延迟周期后在输出端体现出来。

VOUT 引脚

AD9833 提供多种芯片输出，所有输出均可通过 VOUT 引脚获取。输出选项包括 DAC 数据的最高有效位 (MSB)、正弦波输出或三角波输出。

控制寄存器中的 OPBITEN（D5）和 mode（D1）位用于决定 AD9833 可提供哪种输出。

DAC 数据的最高有效位

DAC 数据的最高有效位 (MSB) 可由 AD9833 输出。将 OPBITEN（D5）控制位设置为 1 后，DAC 数据的 MSB 即可在 VOUT 引脚上获得。这可作为粗略时钟源使用。该方波在输出前也可进行 2 分频。 控制寄存器中的 DIV2（D3）位控制 VOUT 引脚的该输出频率。

正弦波输出

SIN ROM 用于将频率和相位寄存器中的相位信息转换为幅度信息，从而在输出端产生正弦信号。若要从 VOUT 引脚获得正弦输出，请将模式 (D1) 位设置为 0，并将 OPBITEN (D5) 位设置为 0。

三角波输出

SIN ROM 可以被绕过，这样 NCO 产生的截断数字输出就会被发送至 DAC。在这种情况下，输出将不再是正弦波。DAC 将产生一个 10 位的线性三角波。若要从 VOUT 引脚获得三角波输出，请将模式 (D1) 位设置为 1。

请注意，使用该引脚时，SLEEP12位必须为0（即DAC处于启用状态）。

表 15. VOUT 引脚的输出

OPBITEN 位	模式位	DIV2 位	VOUT 引脚
0	0	X[1]	正弦波
0	1	X[1]	三角波
1	0	0	DAC 数据 MSB/2
1	0	1	DAC 数据 MSB
1	1	X[1]	保留

[1] X = 无关紧要。



图25. 三角波输出

应用信息

由于该器件提供了多种输出选项，因此 AD9833 可以配置以适应各种应用。

AD9833 特别适用于调制应用。该器件可用于执行简单的调制，例如 FSK。更复杂的调制方案，如 GMSK 和 QPSK，也可以使用 AD9833 实现。

在 FSK 应用中，AD9833 的两个频率寄存器被加载不同的数值。其中一个频率代表空闲频率，另一个代表标记频率。通过使用 AD9833 控制寄存器中的 FSELECT 位，用户可以在这两个值之间对载波频率进行调制。

AD9833 具有两个相位寄存器，这使得该器件能够实现 PSK 调制。在相移键控中，载波频率会发生相位偏移，其相位变化量与输入到调制器的比特流相关。

AD9833 也适用于信号发生器应用。由于 DAC 数据的最高有效位（MSB）可通过 VOUT 引脚获取，因此该器件可用于生成方波。

凭借其低功耗特性，该器件适用于可作为本地振荡器的应用。

接地与布局

安装有 AD9833 的印刷电路板 (PCB) 应设计为将模拟和数字部分分离，并限制在电路板的特定区域内。这有助于使用易于分离的接地平面。对于接地平面，通常采用最小蚀刻工艺效果最佳，因为它能提供最佳的屏蔽效果。数字和模拟接地平面应仅在单一位置连接。 如果AD9833是唯一需要AGND与DGND连接的器件，则应通过AD9833的AGND和DGND引脚连接接地平面。如果AD9833所在的系统中有多个器件需要AGND与DGND连接，则应仅在一点进行连接，该点应设为星形接地点，并尽可能靠近AD9833。

请避免在器件下方布设数字线路，因为这会导致噪声耦合到芯片上。应允许模拟接地平面延伸至 AD9833 下方，以避免噪声耦合。连接 AD9833 的电源线路应尽可能采用较宽的走线，以提供低阻抗路径，并减少电源线路上的毛刺影响。 高速开关信号（如时钟信号）应采用数字地屏蔽，以避免向电路板的其他区域辐射噪声。

应避免数字信号与模拟信号的交叉。电路板两面上的走线应相互垂直。这可减少信号通过电路板产生的串扰效应。微带技术无疑是最佳方案，但在双面电路板上并不总是可行。采用该技术时，电路板的元件面专用于接地平面，而信号线则布置在另一面。

良好的去耦非常重要。AD9833 应采用 0.1 μF 陶瓷电容与 10 μF 钽电容并联的供电旁路电路。为了充分发挥去耦电容的最佳性能，应将其尽可能靠近器件放置，理想情况下应紧贴器件。



图26. AD9833 初始化和操作流程图



图27. 初始化流程图


数据写入
将完整的 28 位字写入频率寄存器?
否
向频率寄存器写入14个最高位还是最低位?
否
写入相位寄存器?
是
是
是
(控制寄存器写入)
B28 (D13) = 1
(控制寄存器写入) B28 (D13) = 0
HLB (D12) = 0/1
(16 位写入)
D15, D14 = 11
D13 = 0/1（选择相位寄存器)
D12 = X
D11 ... D0 = 相位数据
写入两个连续的16位字
（示例见表9）
写入一个 16 位字
（示例请参见表 10 和表 11）
将另一个完整的 28 位字写入频率寄存器?
将 14 个最高位或最低位写入频率寄存器?
写入另一个相位寄存器?
是
是
是
否
否
否
02204-028

图28. 数据写入流程图

与微处理器的接口

AD9833 具有标准串行接口，可与多种微处理器直接连接。该器件使用外部串行时钟将数据或控制信息写入器件。串行时钟的最高频率为 40 MHz。 该串行时钟可以是连续的，也可以在写入操作之间处于高电平或低电平的空闲状态。当数据或控制信息写入 AD9833 时，FSYNC 信号被拉低，并保持低电平直至 16 位数据全部写入 AD9833。FSYNC 信号对写入 AD9833 的 16 位信息进行帧同步。

AD9833 与 68HC11/68L11 接口

图 29 显示了 AD9833 与 68HC11/68L11 微控制器之间的串行接口。 通过将 SPCR 中的 MSTR 位设置为 1，将微控制器配置为主设备。此设置为 SCK 提供串行时钟；MOSI 输出驱动串行数据线 SDATA。由于微控制器没有专用的帧同步引脚，FSYNC 信号取自端口线 (PC7)。该接口正常工作的设置条件如下：

- 在写入操作之间，SCK 处于高电平空闲状态（CPOL = 1）
- 数据在 SCK 下降沿有效（CPHA = 0）

向 AD9833 传输数据时，FSYNC 线（PC7）被拉低。来自 68HC11/68L11 的串行数据以 8 位字节为单位传输，且在传输周期内仅发生八个时钟下降沿。 数据按最高有效位（MSB）优先的方式传输。要将数据加载到 AD9833 中，在前八位传输完成后，应将 PC7 保持为低电平，并向 AD9833 执行第二次串行写入操作。只有在后八位传输完成后，才应将 FSYNC 重新拉高。



图29. 68HC11/68L11 与AD9833 的接口

AD9833 至 80C51/80L51 接口

图30展示了AD9833与80C51/80L51微控制器之间的串行接口。微控制器工作在模式0下，因此80C51/80L51的TxD引脚驱动AD9833的SCLK引脚，而RxD引脚则驱动串行数据线SDATA。 FSYNC信号取自端口上一个可编程引脚（图30中显示为P3.3）。

当需要向AD9833传输数据时，将P3.3拉低。80C51/80L51以8位字节为单位传输数据，因此每个时钟周期内仅产生八个SCLK的下降沿。为了将剩余的八位数据加载到AD9833中，在前八位传输完成后，P3.3保持低电平，并发起第二次写操作
以传输第二个数据字节。第二次写操作完成后，P3.3被拉高。两次写操作之间，SCLK应保持高电平空闲状态。

80C51/80L51 以最低有效位（LSB）在前的方式输出串行数据。而 AD9833 则以最高有效位（MSB）在前的方式接收数据（其中最高四位为控制信息，接下来四位为地址，当写入目标寄存器时，最低八位包含数据）。 因此，80C51/80L51 的传输例程必须考虑到这一点，并对位进行重新排列，以便先输出最高位。



图30. 80C51/80L51 与AD9833 接口

AD9833 至 DSP56002 接口

图 31 显示了 AD9833 与 DSP56002 之间的接口。DSP56002 配置为带门控内部时钟的正常模式异步工作（SYN = 0，GCK = 1，SCKD = 1）。 帧同步引脚由内部生成（SC2 = 1），传输宽度为16位（WL1 = 1，WL0 = 0），帧同步信号对这16位进行帧同步（FSL = 0）。帧同步信号可在SC2引脚上获取，但在将其应用于AD9833之前必须进行反相。 与 DSP56000/DSP56001 的接口与 DSP56002 的接口类似。



图31. DSP56002 与AD9833 接口

外形尺寸



图32. 10引脚微型小外形封装[MSOP] (RM-10)
尺寸单位为毫米

订购指南

型号[1, 2, 3]	温度范围	封装描述	包装选项	标记代码
AD9833BRMZ	–40°C 至 +105°C	10 引脚 MSOP	RM-10	D68
AD9833BRMZ-REEL	–40°C 至 +105°C	10 引脚 MSOP	RM-10	D68
AD9833BRMZ-REEL7	–40°C 至 +105°C	10 引脚 MSOP	RM-10	D68
AD9833WBRMZ-REEL	–40°C 至 +105°C	10 引脚 MSOP	RM-10	D68
EVAL-AD9833SDZ		评估板		

[1] Z = 符合 RoHS 标准的部件。
[2] W = 符合汽车应用要求。
[3] AD9833 的评估板需要系统演示平台 (SDP) 板，该板需单独购买。

汽车产品

AD9833WBRMZ-REEL型号采用受控制造工艺，以满足汽车应用的质量和可靠性要求。请注意，该汽车型号的规格可能与商用型号不同；因此，设计人员应仔细查阅本数据手册的“规格”部分。仅所示的汽车级产品可用于汽车应用。请联系您当地的Analog Devices客户代表，以获取具体的产品订购信息以及这些型号的特定汽车可靠性报告。

©2003–2019 Analog Devices, Inc. 保留所有权利。商标和注册商标均为其各自所有者的财产。
D02704-0-4/19(G)

ANALOG DEVICES

www.analog.com